DMA (Direct Memory Access) - это специализированный контроллер, предназначенный для пересылки данных без использования ядра микроконтроллера. Данный контроллер применяется в большинстве микроконтроллеров компании "Миландр". Использование DMA позволяет не тратить процессорное время на отслеживание готовности данных в периферийных блоках и их последующую пересылку. Ядро инициализирует DMA и переходит к выполнению других задач, пока не возникнет прерывание от DMA, сигнализирующее о том, что заданное количество данных было передано.

В контроллере DMA реализовано 32 канала, каждый из которых может выполнять свою задачу. При наличии нескольких активных каналов они работают последовательно, выбор канала осуществляется на основе программируемого приоритета и номера канала. Каждый канал за цикл может осуществить от 1 до 1024 передач. Каждому номеру канала соответствует событие (программный запрос или запрос от периферийного блока), по которому инициируется передача.

Например, с помощью контроллера DMA можно передавать массив данных из регистра данных АЦП в массив в ОЗУ, не требуя от ядра отслеживания окончания преобразования АЦП (т.е. готовности данных). В отличие от простого непрерывного копирования, при считывании измерений с АЦП данные нужно читать только по событию их готовности, так как преобразование занимает время. Затем, когда DMA завершит передачу заданного количества данных (цикл DMA), будет сформировано прерывание (сигнализирующее о завершении работы канала), и ядро сможет обработать весь полученный от АЦП массив данных.

Другой пример - передача данных по событию от таймера из заранее сформированного массива в регистр данных ЦАП. Это позволяет с помощью DMA организовать равномерный вывод сигнала на ЦАП. Форма выходного сигнала в этом случае описывается массивом, который указывается в качестве источника данных для DMA. Размер массива задаётся параметром "количество передаваемых данных". По окончании передачи массива возникает прерывание от DMA, указывающее на завершение цикла DMA.

Содержание

1. Функциональные возможности

Как и при любой пересылке данных, для запуска обмена с использованием DMA необходимо задать следующие параметры:

• адреса источника и приёмника;
• разрядность передаваемых данных;
• количество передаваемых данных (цикл DMA);
• инкремент адресов источника и приёмника после передачи каждого значения.

После передачи очередной порции данных адреса источника и приемника данных могут либо инкрементироваться, либо оставаться фиксированными.

• Инкремент адреса необходим при передаче массива данных, расположенных по последовательным адресам.
• Фиксированный адрес используется при работе с регистрами, например, при чтении/записи данных в регистр АЦП/ЦАП или в буфер FIFO.

Поддерживаются следующие типы передач:

• память – память;
• память – периферия;
• периферия – память.

Разрядности данных приемника и передатчика должны быть равны и могут быть:

• 8 бит (байт);
• 16 бит (полуслово);
• 32 бита (слово).

2. Структура контроллера DMA

Контроллер DMA состоит из 3 функциональных блоков:

• Блок, подключенный к шине APB. Содержит набор регистров конфигурации и статуса контроллера.
• Блок, подключенный к шине AHB. Является ведущим устройством на шине и осуществляет непосредственную передачу данных от источника к приемнику. Источник и приемник являются ведомыми шины AHB.
• Управляющий блок DMA. Реализует логику работы контроллера: обрабатывает запросы к 32 каналам и их состояния, а также формирует статусные флаги.

3. Каналы DMA

3.1. Структуры управляющих данных канала и таблица структур

Каждому каналу DMA соответствуют определенные настройки. Эти настройки хранятся в структуре управляющих данных, состоящих из 4-х 32-битных полей. Все структуры для всех каналов образуют таблицу. Для каждого канала существуют две структуры управляющих данных: первичная и опциональная альтернативная. Использование альтернативной структуры зависимости от программных настроек и выбранного режима работы.

3.1.1. Структура управляющих данных

Структура (как основная, так и альтернативная) состоят из следующих слов:

• Source End Pointer (относительный адрес: 0x0) - конечный адрес источника данных;
• Destination End Pointer (относительный адрес: 0x4) - конечный адрес приемника данных;
• Control/channel_cfg (относительный адрес: 0x8) - управляющие биты;
• Reserved (относительный адрес: 0xC) - не используется, но всегда присутствует.

Параметры цикла DMA канала находятся в слове Control. Это слово изменяется в процессе работы канала, и по нему можно определить, сколько данных осталось передать и завершен ли цикл.

Слово Control содержит следующие поля:

• Режим работы (cycle_ctrl). После завершения цикла DMA контроллер изменяет это поле в состояние "Стоп", указывая, что структура управляющих данных является "недействительной". Это предотвращает повторное выполненной передачи.
• Переопределение chnl_useburst_set[C] (next_useburst). Используется в режиме работы с периферией "Исполнение с изменением конфигурации".
• Число передач в цикле DMA (n_minus_1). Любое целое число от 1 до 1024 передач. Контроллер обновляет это поле перед проведением арбитража.
• Число передач до арбитража (R_power). От 1 передачи до 1024 (эквивалентно передаче всего цикла без арбитража) - значения задаются степенями двойки.
• Флаги защиты источника и приемника (src_prot_ctrl, dst_prot_ctrl). Обычно не оказывают влияния, так как не поддерживаются другими периферийными блоками.
• Инкремент адреса источника и приемника (src_inc, dst_inc). Минимальный шаг инкремента зависит от разрядности данных. Также возможен режим без инкремента, при котором адрес остается равным значению, указанному в Source End Pointer/Destination End Pointer. Этот вариант может быть полезен при работе с регистрами данных периферийных блоков (регистрового типа и FIFO), поскольку адрес этих регистров неизменен.
• Разрядность данных источника и приемника (src_size, dst_size). Должны быть равны друг другу.

При начале обработки канала (в начале цикла DMA или блока из 2^R передач) контроллер DMA читает конечные адреса источника и приемника данных и управляющее слово Control/channel_cfg.

Контроллер DMA вычисляет адрес текущей передачи из конечного адреса по формуле:

После выполнения 2^R или N передач контроллер сохраняет обновленное значение channel_cfg в системную память.

3.1.2. Таблица структур управляющих данных

Все структуры управляющих данных каналов расположены в условной таблице последовательно: сначала 32 основных структуры для каналов с 0 по 31, затем, при использовании, 32 альтернативные структуры для каналов с 0 по 31. Аппаратно реализована работа со всеми 32 каналами, поэтому "сжать" таблицу (например, разместить структуру для канала 5 по относительному адресу 0x00 вместо 0x50, если каналы 0-4 не используются в ПО) невозможно.

Базовый адрес таблицы должен быть кратен общему размеру структуры управляющих данных канала.

Контроллер не содержит внутренней память для хранения управляющих данных каналов. Таблица структур представляет собой массив данных в адресном пространстве микроконтроллера, к которому контроллер DMA обращается для чтения адресов и чтения/записи управляющих данных. Поэтому таблица должна располагаться в памяти, доступной контроллеру DMA для чтения и записи.

• Если разместить таблицу в Flash-памяти или памяти OTP, контроллер DMA не сможет обновлять поле Control и работать корректно.

• Контроллер DMA также не будет работать, если таблица расположена в ОЗУ, к которому у него нет доступа. Например, DMA не имеет доступа к памяти DTCM SRAM в микросхемах К1986ВЕ1x (доступна только ядру), и размещение таблицы там приведёт к сбоям (расположение данных в доступной контроллеру DMA области ОЗУ описано в статье "[i] Расположение функций в ОЗУ, программирование EEPROM"). Аналогично для микросхем К1986ВК025 и памяти TCMA/TCMB RAM. В то же время, в микросхемах MDR1206(A)FI, MDR1215LGI доступ к TCM RAM возможен благодаря наличию в ядре арбитра внешнего доступа к этим блокам по шине AHB.

Контроллеру DMA необходимо указать начальный адрес таблицы структур. Для этого используются регистры:

• CTRL_BASE_PTR - регистр базового адреса управляющих данных.
• ALT_CTRL_BASE_PTR - регистр базового адреса альтернативных управляющих данных (доступен только для чтения).

Достаточно записать адрес в CTRL_BASE_PTR; значение в регистре ALT_CTRL_BASE_PTR установится аппаратно на основе значения CTRL_BASE_PTR.

3.2. Источники запросов

Периферийные блоки могут запрашивать блочные и одиночные передачи от каналов, используя внутренние сигналы dma_req[С] и dma_sreq[С]. С - номер канала, то есть каждый канал имеет отдельные сигналы от периферии. Передача одного значения называется одиночной передачей, а передача 2^R_power данных - блочной передачей.

• dma_req[C] - запрос на блочную передачу DMA. Когда от периферии приходит запрос dma_req[С], контроллер DMA выполняет 2^R_power передач, далее контроллер DMA ожидает новый запрос dma_req[С] или dma_sreq[С] от периферии. Если в цикле DMA осталось выполнить меньше количество передач, чем 2^R_power, то выполняется оставшееся количество передач, чтобы закончить цикл DMA.
• dma_sreq[C] - запрос на одиночную передачу DMA. Когда от периферии приходит запрос dma_sreq, контроллер DMA выполняет одну передачу, далее контроллер DMA ожидает новый запрос dma_sreq[С] от периферии.

Обработку одиночных запросов от dma_sreq[C] можно отключать/включать с помощью регистров CHNL_USEBURST_SET / CHNL_USEBURST_CLR. При отключенной обработке одиночных запросов dma_sreq[C] будут обрабатываться только запросы dma_req[C].

В большинстве микроконтроллеров сигналы dma_req[С] и dma_sreq[С] от определенных периферийных контроллеров жестко привязаны к номерам каналов DMA. Но есть версии контроллера DMA с разделением на "реальные" и "виртуальные" каналы (вследствие большого количества источников запросов). Виртуальные каналы содержат только запросы от периферийных блоков и их может быть больше 32. Реальных каналов со структурами управляющих данных остается 32, и виртуальные каналы назначаются на реальные, тем самым подключая источники запросов от периферийных блоков к каналам контроллера DMA. Версию контроллера с виртуальными каналами можно определить по наличию регистров назначения номера виртуального канала на реальный (CHMUX[x]). Такой контроллер DMA есть в микросхемах К1986ВЕ8Т и К1986ВК01x.

3.2.1. Особенности работы запросов с выключенными каналами

Некоторые периферийные блоки могут выставить запросы к DMA сразу после включения микроконтроллера. Если канал DMA, к которому поступил запрос, выключен, то контроллер DMA оповестит ядро, установив запрос прерывания (см. правила осуществления DMA передач при "запрещенных" каналах в спецификации микросхем, правило №19). Сигнал dma_done[C] устанавливается в логическую "1" и фиксируется в этом состоянии. Таким образом DMA информирует о запросах от периферии на неактивные каналы. В большинстве микросхем сигналы dma_done[C] от всех каналов объединены в одни общий, поэтому идентифицировать какой-либо другой работающий канал. Если данный механизм оповещения не требуется, то его можно отключить. Для этого необходимо:

1. Запретить обработку запросов по dma_req[C] и dma_sreq[C] во всех каналах DMA, кроме требуемых, установив соответствующие биты в регистре CHNL_REQ_MASK_SET;
2. Разрешить работу всех каналов DMA, установив все биты в регистре CHNL_ENABLE_SET;
3. Разрешить работу контроллера DMA путём установки бита master_enable в регистре DMA_CFG;
4. Сбросить отложенное прерывание от DMA.

3.3. Арбитраж и приоритет каналов

Каналы DMA осуществляют пересылку данных последовательно. Одновременно передачи может осуществлять только один канал.

"Одновременное" исполнение нескольких задач (работа нескольких каналов) обеспечивается за счет арбитража активных каналов и попеременного осуществления передач каналами. В настройках каждого канала количество передач до арбитража задает параметр R_power. Количество передач до арбитража может быть задано меньшим, чем полный цикл обмена канала DMA. Значение этого параметра является степенью 2, т.е. возможны 1, 2, 4, 8, 16, 32, 64, 128, 256, 512 и 1024 непрерывные передачи, которые не могут быть прерваны процедурой арбитража.

Например, необходимо передать 100 значений из массива в массив. Если установить R_power = 6, то контроллер DMA выполняет передачи активного канала до осуществления 64 (2⁶) передач. Затем выполняется процедура арбитража:

• Если нет запросов от более приоритетных каналов, текущий канал завершит передачу оставшихся 36 значений. После этого выполнится арбитраж и вызовется прерывание от DMA - цикл DMA завершен;
• Если есть запросы от более приоритетных каналов, DMA начнет их обработку. Канал, настроенный на передачу 100 значений, выставит запрос на обработку и будет ждать следующего арбитража, в ходе которого DMA вернется к исполнению канала для передачи оставшихся 36 значений.

Канал с номером 0 имеет наивысший приоритет по умолчанию. Приоритет снижается с увеличением номера канала. При выборе значения R_power необходимо учитывать, что слишком большое значение ускорит выполнение одного канала, но может ухудшить отзывчивость системы на запросы других каналов.

На рисунке 2 показана структурная схема работы каналов DMA с осуществлением арбитража.

Пояснения к рисунку 2:

• Всего есть 32 канала DMA.
• Приоритет каналов по умолчанию убывает от 0-го канала к 31-му.
• Каналы передают данные блоками по 2^R_power передач, между которыми осуществляется арбитраж - смена канала.
• Передача DMA - это передача одного слова данных заданной разрядности.
• Цикл DMA - это общее количество данных, которое необходимо передать. Задается параметром N_minus_1.
• Для передачи следующей порции данных необходим запрос на обслуживание канала (DMA Request). Поэтому более приоритетный канал С-1 уступает управление каналу С, так как запрос к каналу С-1 к моменту арбитража еще не установлен. Поэтому исполнение переходит к каналу С, и только при следующем арбитраже канал С-1 передаст оставшееся слово.
• Под DMA Request подразумевается запрос по сигналам dma_sreq[C], dma_req[C] или программный запрос.
• Все настройки обмена задаются в слове Control:

• Общее количество передач задается полем N_minus_1 при запуске. Далее это значение используется для вычисления текущего адреса передаваемых данных и уменьшается контроллером DMA после передачи каждого слова;
• Младшие 3 бита Control задают режим работы канала. По окончании цикла DMA это поле сбрасывается контроллером в 0, что означает режим "стоп" - канал работу закончил.

4. Типы циклов DMA

В контроллере DMA реализованы следующие типы циклов:

• Недействительный ("стоп");
• Основной;
• Авто-запрос;
• "Пинг-понг";
• Работа с памятью в режиме "исполнение с изменением конфигурации";
• Работа с периферией в режиме "исполнение с изменением конфигурации".

4.1. Режим "стоп" (недействительный режим)

После окончания цикла DMA контроллер устанавливает тип цикла в недействительный режим для предотвращения повтора выполненного цикла DMA.

При поступлении запроса (программного или от периферийного блока) к выключенному каналу (канал выключается после завершения работы) контроллер DMA выставит запрос прерывания.

4.2. Основной режим

Контроллер работает только с основной или альтернативной (в зависимости от программных настроек) структурой управляющих данных канала. После разрешения работы канала и получения запроса цикл DMA выглядит следующим образом:

1) Контроллер выполняет 2^R передач и обновляет число передач в цикле DMA в слове channel_cfg. Если число оставшихся передач равно 0, контроллер переходит к шагу 3, иначе - к шагу 2.

2) Осуществление арбитража:

• Если высокоприоритетный канал выдает запрос на обработку, контроллер начинает его обслуживание;
• Если периферийный блок или ПО новый выдает повторный запрос на обработку по тому же каналу, контроллер переходит к шагу 1.

3) Контроллер устанавливает dma_done[C] в состояние "1" на один такт сигнала hclk. Это указывает процессору на завершение цикла DMA. Режим работы в слове channel_cfg обновляется на "стоп".

4.3. Авто-запрос

Может использоваться для передачи большого количества данных по однократному запросу. Цикл DMA аналогичен основному режиму, за исключением того, что на этапе 2 контроллер автоматически формирует новый запрос на обработку для текущего канала, если он становится самым приоритетным в ходе арбитража. Это позволяет продолжить передачу без необходимости получения внешних запросов.

4.4. Пинг-понг

Контроллер выполняет циклы DMA как в основном режиме, но попеременно используя основную и альтернативную структуры (сначала одну, потом, после завершения с ней цикла, другую) до тех пор, пока не считает структуру с режимом "стоп", после чего запретит работу канала. После завершения цикла с каждой структурой контроллер выставляет dma_done[С] - по этому сигналу (по прерыванию) можно обновить режим работы и число передач в цикле DMA в отработавшей структуре, пока контроллер работает со второй структурой.

4.5. Работа с памятью в режиме "исполнение с изменением конфигурации"

Данный режим, как и авто-запрос, предназначен для передачи больших объемов данных (и в целом функционирует аналогично), но позволяет выполнить последовательность из нескольких разных задач.

Контроллер, получив начальный запрос на обработку, выполняет 4 передачи DMA, используя первичную структуру управляющих данных. Эти 4 передачи копируют новую задачу (структуру из 4 слов, аналогичную структуре канала) из памяти в альтернативную структуру управляющих данных. Затем осуществляется арбитраж, формируется авто-запрос, и контроллер начинает цикл DMA, используя уже альтернативную структуру (т.е. выполняет саму задачу). После завершения работы процесс повторяется: контроллер снова использует первичную структуру для копирования следующей задачи в альтернативную. Контроллер продолжает выполнять циклы DMA, меняя структуры управляющих данных, пока не произойдет одно из следующих условий:

• Процессор переведет контроллер в основной режим во время цикла с альтернативной структурой;
• Контроллер считает структуру управляющих данных с недействительным режимом (cycle_ctrl = 3'b000).

После исполнения контроллером всех запланированных передач с использованием первичной структуры он делает эти управляющие данные "неправильными" путем установки cycle_ctrl в 3'b000.

Контроллер устанавливает флаг dma_done[C] в этом режиме только тогда, когда передача завершается с использованием основного цикла (после выполнения последней альтернативной задачи).

4.6. Работа с периферией в режиме "исполнение с изменением конфигурации"

Режим аналогичен режиму "исполнение с изменением конфигурации", но вместо авто-запросов при исполнении альтернативной структуру - обычные запросы (что позволяет работать с периферийными блоками), и при переключении с выполнения первичной структуры (копирование задачи) на выполнение альтернативной структуры арбитраж не производится. Это позволяет выполнить несколько последовательных задач, связанных с периферией, с минимальными задержками.