Если при использовании микросхемы микроконтроллера К1986ВЕ8Т возникают сбои при работе периферийных блоков, которые проявляются в следующем:

• буферная память по некоторым адресам имеет часть дефектных битов в произвольных позициях;
• записывается "1", а читается "0";
• при повышении или понижении температуры интенсивность ошибок многократно возрастает;
• в нормальных условиях может наблюдаться стабильная работа;
• использование сброса микроконтроллера не влияет на стабильность функционирования,

то такого вида отказ может происходить из-за нарушения предельно-допустимого режима эксплуатации микросхемы, в частности, превышения предельно-допустимой частоты тактирования ядра - f_{C_CPUCLK} = 64 МГц.

Частота f_{C_CLK} = 100 МГц - это максимальная частота микросхемы. Но именно на ядро должна поступать частота не более 64 МГц. Для этого можно использовать делитель в регистре CPU_CLK блока тактовых частот, а также реализована возможность подключения двух внешних генераторов HSE.
Также при переходе на бОльшую частоту необходимо установить соответствующий режим работы внутренних LDO регуляторов - поля SRILOW в регистрах REG_61_TMRx и REG_62_TMRx контроллера батарейного домена BKPCNTR.
Сохранить статью в PDF