В данной статье рассмотрены примеры тестирования SDRAM памяти для процессора К1967ВН02BG и на отладочной плате для процессора К1967ВН044 (будет аналогично работать на К1967ВН04BG). Примеры проектов для среды CM-LYNX приложены в пункте "Файлы для скачивания".

В процессорах К1967ВН02BG и К1967ВН044 (К1967ВН04BG) реализован контроллер внешнего порта, который обеспечивает связь с внешней памятью и периферией. Применительно к внешней памяти, контроллер внешнего порта поддерживает подключение микросхем типа SRAM и SDRAM, а также асинхронных ОЗУ и ПЗУ посредством протокола медленного устройства. При подключении внешняя память отображается в общее адресное пространство процессора.

1. Описание проекта для тестирования SDRAM памяти

В примерах показана процедура настройки процессора для работы с внешней памятью SDRAM, а также приведены 9 тестов, реализующих запись и чтение различных паттернов данных с последующей проверкой. По умолчанию каждый тест проводится 1 раз (параметр NUM_OF_REPEAT) для всего объёма SDRAM памяти. При запуске теста загорается один светодиод, который горит на протяжении выполнения программы. В случае успешного прохождения теста на отладочной плате загорятся четыре светодиода. Если хотя бы один из тестов не будет завершён корректно, на плате загорятся два светодиода.

2. Особенности работы с SDRAM памятью на отладочной плате для К1967ВН044

На отладочной плате для К1967ВН044 установлено 3 микросхемы памяти: 2 микросхемы SDRAM MT48LC16M16 (при этом имеется возможность работы с 16-разрядной или 32-разрядной шиной данных) и 1 микросхема NAND Flash K9F8G08U0M. По умолчанию реализован доступ к одной микросхеме памяти SDRAM и к микросхеме памяти NAND Flash, вследствие чего доступ к SDRAM осуществляется только с использованием 16-разрядной шины данных. Вторая микросхема памяти SDRAM может быть подключена только вместо микросхемы NAND Flash. Чтобы задействовать обе микросхемы памяти SDRAM и работать с 32-разрядной шиной данных, согласно паспорту на комплект отладочный для микросхемы 1967ВН044, пункт "7.3.4 Использование SDRAM и NAND FLASH-памяти", необходимо установить резистор R32 = 0 Ом ( smd перемычка) и убрать резистор R29.

Согласно паспорту на комплект отладочный для микросхемы К1967ВН044, пункт "7.3.4 Использование SDRAM и NAND FLASH-памяти", для безошибочного доступа к памяти на чтение/запись рекомендуется установить тактирование интерфейса внешней шины не более 25 МГц.

По умолчанию в примере тестирования выбран 16-разрядный режим работы с внешней SDRAM памятью. Однако, во всех тестах запись и чтение выполняется 32-разрядными данными (словами), поэтому контроллер внешнего порта автоматически выполняет преобразование одной словной операции в две последовательные операции по 16 бит. Для 32-разрядного режима словная операция будет выполняться за одно обращение к памяти.

3. Особенности примера работы с SDRAM памятью на К1967ВН02BG

Для того, чтобы микросхема SDRAM корректно работала, она должна быть предварительно проинициализирована. Процедура инициализации SDRAM выполняется процессором сразу же после включения контроллера SDRAM. Так как процессор К1967ВН02BG предназначен для работы в кластере, то, чтобы каждый процессор при включении контроллера SDRAM не выполнял процедуру инициализации, было предусмотрено ограничение, согласно которому процедуру инициализации выполняет только процессор с ID == 000. Таким образом перед запуском примера необходимо установить у используемого процессора ID = 000.

Для микросхем К1967ВН02BG пример также рассчитан на тактирование не более 25 МГц. Используется четыре микросхемы MT48LC32M16. Подключение микросхем памяти SDRAM выполнено для 64-разрядной шины данных, поэтому при настройке ширины шины данных внешней памяти необходимо выбрать 64-разрядный режим работы.