Построен на базе двух ядер ARM Cortex-M4F с тактовой частотой до 160 МГц и одного ядра ARM Cortex-M0 с тактовой частотой до 130 МГц.

Подсистема Cortex-M4F содержит 256 Кбайт ОЗУ c ECC (SEC-DED), 1 Мбайт Flash-памяти программ c ECC (SEC-DED) и контроллер внешней системной шины с последовательной/параллельной организацией ECC (SEC-DED). 
Подсистема Cortex-M0 содержит 128 Кбайт ОЗУ, 64 Кбайт OTP-памяти программ и 2 Кбайт памяти ключей.
 
Периферия Cortex-M4F включает в себя:

• контроллер EthernetMAC 10/100 Мбит/с;
• два контроллера МКПД в режимах КШ, ОУ, Монитор;
• контроллеры интерфейсов: 2xCAN 2.0, CAN FD, 2xSSP, 1xI2C, 4xUART, 1xUSB 2.0;
• два блока контроллера DMA;
• RTC, WDG, четыре таймера общего назначения c функцией ШИМ;
• три контроллера АЦП;
• шесть аналоговых 12-разрядных АЦП;
• девять независимых блоков ШИМ, четыре модуля захвата c функциями ШИМ;
• два модуля квадратурных декодеров eQEP;
• блок аппаратных вычислений тригонометрических функций;
• четыре аналоговых компаратора;
• четыре цифро-аналоговых преобразователя;
• до 96-ти выводов портов общего назначения.

Периферия Cortex-M0 включает в себя:

• UART ISO 7816;
• блок длинночисленной арифметики;
• четыре блока P-bit;
• блок P-byte;
• восемь блоков S-block;
• блок L-block;
• генератор случайных чисел;
• DES – вычислитель.